

混合键合设备：AI算力时代的芯片互连革命与 BESI的领航之路

——半导体行业分析手册之二

分析师

刘航

执业证书编号：S1480522060001

研究助理

李科融

执业证书编号：S1480124050020

并购家 免费行业报告网

IPOIPO.CN 每日更新 不用注册会员 无广告 永久免费

Q1: 混合键合是什么？先进封装已成为驱动算力持续提升的“后摩尔时代”新引擎，键合技术的性能直接决定了集成系统的上限。键合技术本身经历了从引线键合、倒装芯片、热压键合到扇出封装的演进，最终迈向混合键合时代。混合键合通过铜-铜直接键合取代传统凸块，实现了10μm以下的超精细间距互连，在互连密度、带宽、能效和单位互连成本上带来数量级提升，是支撑3D堆叠与异构集成的关键突破。其工艺分为晶圆对晶圆（适合存储等均匀小芯片）和芯片对晶圆（适合大芯片及异构集成）。目前，混合键合已在3D NAND、CIS（取代TSV）等领域成熟应用，并正加速向HBM、AI芯片、DDR6+及SoIC等高性能计算场景扩展，成为突破算力与带宽瓶颈、重塑产业链价值的核心使能技术。

Q2: 混合键合的优势与挑战？混合键合拥有极致互连密度与性能突破、工艺兼容性与成本优化潜力以及三维集成与异构设计灵活性等优势。然而要成功大批量生产混合键合，需要解决与缺陷控制、对准精度、热管理、晶圆翘曲、材料兼容性和工艺吞吐量等相关的挑战。

Q3: 混合键合设备未来市场需求？混合键合技术正从先进选项转变为AI时代的核心基础设施。在存储领域，HBM5为实现20hi超高堆叠采用此项“无凸块”技术以突破物理极限；在逻辑集成侧，以台积电SoIC为代表的技术借其实现超高密度异构集成。行业已进入高速落地期：台积电等大厂提前扩产，HBM4/5与高端AI芯片将率先规模应用，相关设备需求预计在2030年前实现数倍增长，标志着该技术已成为驱动下一代算力的确定方向。

Q4: 海内外及中国大陆主要有哪些企业参与？混合键合设备市场呈现“海外主导、国产突破”的鲜明格局。荷兰BESI凭借在高端市场的深厚积累占据全球约70%的份额，呈现绝对龙头地位。与此同时，中国设备商正加速追赶并实现从零到一的突破：拓荆科技已推出首台量产级混合键合设备并获得重复订单，引领国产化进程；百敖化学、迈为股份的混合键合设备已交付客户并进入产业化验证阶段。在行业高景气与国家大基金重点投入的驱动下，国产设备正凭借不断提升的精度与稳定性，在3D集成与先进封装的关键赛道上快速切入，市场份额有望持续提升。

Q5: BESI如何成为AI驱动下混合键合技术范式转换的核心受益者？BESI作为全球混合键合设备的绝对领导者，凭借其覆盖从传统封装到尖端2.5D/3D集成的完整设备组合，确立了在高性能计算市场的核心地位。其旗舰产品Datacon 8800 CHAMEO ultra plus AC能够实现100nm的对准精度与2000 CPH的吞吐量，标志着混合键合技术正从实验室走向规模化量产。研发上，与应用材料（AMAT）的战略股权合作（AMAT持股9%为最大股东）。财务上，其先进封装业务以超过65%的毛利率展现了强大的技术溢价能力。当前，公司增长引擎已成功从传统移动业务切换至AI驱动的新范式，数据中心、2.5D封装和光子学应用的订单呈现爆发式增长，这清晰印证了在AI硬件升级的范式转换下，产业资本正快速流向以混合键合为代表的尖端制造环节，使其站在了半导体产业向先进封装和异构集成升级的结构性风口之上。

通过借鉴Besi公司的成长之路，希望对于国内混合键合设备行业有一定借鉴作用，我们认为：①先进封装行业迅速发展，Besi对先进封装设备进行深而广布局，产品组合涵盖从传统的2D封装到尖端的2.5D和3D封装技术，持续地进行技术攻坚与精益化管理至关重要；②积极开展战略合作与生态共建，其中与应用材料（AMAT）的联盟是典范，共同开发全集成混合键合解决方案。这种合作实现了共赢，突破了单一公司能力的边界。

投资建议：混合键合（Hybrid Bonding）技术是后摩尔时代突破算力瓶颈的关键使能技术，其需求正由AI/HPC（高性能计算）和HBM（高带宽内存）的爆发式增长强力驱动。当前市场由海外龙头主导，但国产替代机遇明确。受益标的：拓荆科技、百傲化学、迈为股份等。

风险提示：下游需求放缓、技术导入不及预期、客户导入不及预期、地缘政治风险。



Q1

混合键合是什么？




1.先进封装正在成为“后摩尔时代”的算力新引擎

先进封装正在成为“后摩尔时代”的算力新引擎。在传统印象中，芯片性能的提升主要依赖制程工艺的不断微缩。但进入7nm以下，“功耗墙、内存墙、成本墙”三重瓶颈逐渐显现，制程继续往前推进的成本与难度大幅上升。此时，先进封装应运而生。简单来说，先进封装是通过多芯片集成、高密度互联、异构架构，在系统层面释放算力潜能的封装方式。


设计面积极限已至，数据爆炸倒逼“连接效率”革命。传统SoC设计逐渐逼近光刻掩膜极限，这迫使芯片架构向Chiplet演进，以模块化方式解决良率和扩展问题。除了微缩，芯片堆叠成为增加晶体管数量的重要手段，而键合（Bonding）技术则成为实现芯片堆叠的关键。键合技术的线宽和能耗直接决定了整个芯片系统的性能上限。高性能计算（HPC）中使用的尖端半导体设备的计算能力不断提高，随之而来的便是互连的增加，必须快速有效地处理和传输大量数据，才能实现所需的性能，各种组件（如处理器、内存和加速器）之间需要高速数据传输和通信，因此需要更密集的互连。以HBM为例，从HBM2/2E到HBM3/3E，再到预计2026年商用的HBM4/5，堆叠层数将从8层提升到16层甚至更高，封装压力指数级增长。

图1：摩尔定律放缓，加速了芯片级组件与三维多芯片集成电路的采用



资料来源：Besi, 东兴证券研究所

图2：AI芯片封装需要多种先进封装解决方案




资料来源：Besi, 东兴证券研究所

1. 混合键合：先进封装的下一个十年

混合键合是一种先进的封装技术，结合了两种不同的键合技术：介电键合和金属互连。混合键合是在熔融键合（Fusion Bonding）基础上发展而来的技术，通过在键合界面嵌入金属焊盘实现晶圆面对面连接，它采用介电材料（通常是氧化硅， SiO_2 ）与嵌入式铜（Cu）焊盘结合，允许在硅晶片或芯片之间建立永久电连接，而无需焊料凸块。这种无凸块方法通过减少信号损耗和改善热管理来提高电气性能，以形成牢固、导电且机械稳定的互连，实现高密度、高性能的3D集成，通常当互连的连接间距小于或等于 $10\mu\text{m}$ 时使用混合键合。

混合键合突破传统极限。与传统的引线键合和倒装芯片技术相比，混合键合可以实现高密度互连，并且由于垂直连接缩短了布线距离，因此有望提高电气性能、降低功耗和减少通信延迟，相比用触点和焊球的键合表面可以实现非常精密的互联间距调节，其在先进封装中的应用也越来越广泛。

图4：混合键合兼具W2W和D2W优点



资料来源：DIY自动化工程师，东兴证券研究所

1.1 混合键合的发展历程

1975s-1995s: Wire Bond时期。引线键合技术，通过金属引线实现芯片与基板的电气连接，成本低廉且工艺成熟，但受限于引线长度和布局方式，信号传输路径较长，难以满足高性能计算芯片的需求。

1995s-2012s: Flip Chip时期。倒装芯片技术，通过在整个芯片正面布置锡球/铜柱凸块，连接密度提升的同时还缩短了信号传输路径，被广泛应用于CPU、GPU和高速DRAM芯片的封装，当凸点间距缩小到40 μm以下时，传统回流焊工艺会出现翘曲和精度问题。

2012s-2015s: TCB Bonding时期。热压键合技术，通过加热（通常300 - 400° C）并施加机械压力，促使金属扩散和塑性变形，形成冶金键合。

2015s-2018s: HD Fan Out时期。扇出封装技术，基于重组技术，芯片被切割完毕后，将芯片重新嵌埋到重组载板，封装测试后将重组载板切割为单颗芯片，芯片外的区域为Fan-Out区域。

2018s-2025s: Hybrid Bonding时期。2D 晶体管缩小的时代日渐放缓，混合键合带来3D新时代。其主要用于实现不同芯片之间的高密度、高性能互联。技术关键特征是通过直接铜对铜的连接方式取代传统的凸点或焊球（bump）互连，从而能够在极小的空间内实现超精细间距的堆叠和封装，达到三维集成的目的。

图3：混合键合适用精度及发展历程

技术参数	引线键合	倒装键合	热压键合	高密度扇出	混合键合
架构示意图					
推出时间	1975年	1995年	2012年	2015年	2018年
接触类型	引线	焊球或铜柱	铜柱	再布线层或铜柱	铜-铜直接连接
连接密度					
	5 - 10/mm ²	25 - 400/mm ²	156 - 625/mm ²	500+/mm ²	1万 - 100万/mm ²
衬底	有机基板/引线框架	有机基板/引线框架	有机基板/硅	无	无
间距精度	20 - 10 μm	10 - 5 μm	5 - 1 μm	5 - 1 μm	0.5 - 0.1 μm
能耗/比特	10 pJ/bit	0.5 pJ/bit	0.1 pJ/bit	0.5 pJ/bit	< 0.05 pJ/bit
主要应用	汽车电子、功率器件	CPU、GPU、DRAM	AI/HPC芯片、HBM3	消费电子、汽车电子及高性能计算	HBM4、3D NAND

资料来源：艾邦半导体，BESI，东兴证券研究所

1.2 混合键合的分类（按工艺）

混合键合按照工艺可以分为晶圆到晶圆 (W2W) 或芯片到晶圆 (D2W) 工艺，通过紧密间隔的铜焊盘垂直连接。C2W（芯片到晶圆）键合相比W2W具有更高的灵活性，可单独测试筛选优质芯片再键合，降低整体缺陷率；支持异构集成（不同工艺节点/尺寸芯片组合），减少材料浪费，降低成本、提升效益。

W2W

- 以晶圆状态堆叠在顶部和底部
- 更加干净的过程，步骤更少
- 提供更高的对准精度、吞吐量和键合良率，生产率优于 D2W
- 有缺陷的芯片粘合到良好的芯片上，从而导致良好硅的浪费
- 顶部芯片和底部芯片的尺寸必须一致，限制了异构集成选项的灵活性
- W2W 用于具有高产量的较小芯片：CMOS 图像传感器、3D NAND

D2W

- 将半导体器件切成顶部的芯片，然后层压在底部的晶圆上
- 仅测试和键合已知良好芯片 (KGD)，芯片逐个挑选，生产力方面不如 W2W，但因为选择并堆叠好的芯片产量更高。
- 难度较大、良率相对较低
- 芯片单独放置在载体晶圆或玻璃上（集体芯片到晶圆方法），CIS 和存储中已有应用，对逻辑和高带宽内存(HBM) 很有意义


C2W

- 芯片到晶圆（C2W）键合是指将裸半导体芯片直接键合到晶圆上的过程，而无需使用凸块或焊料等中间材料。该技术是 2.5D/3D IC 集成、异构集成和 MEMS 器件等先进封装工艺的关键。为了在 C2W 键合中实现超高速和高精度，必须研究几个关键技术：对准、键合力控制、热管理和精确贴装

1.2 混合键合因成本良率划分两大方向

混合键合可以通过晶圆到晶圆 (W2W) 或芯片到晶圆 (D2W) 工艺来完成，通过紧密间隔的铜焊盘垂直连接D2W或W2W。对于小尺寸芯片，芯片到晶圆（D2W）封装技术成本更高；但当芯片尺寸增大时，情况则发生逆转——晶圆到晶圆（W2W）技术更为昂贵。

图5： D2W及W2W良率和成本统计



资料来源: semianlysis, 东兴证券研究所

表1： D2W良率和成本统计


高度/宽度 (mm)	面积 (mm²)	晶圆成本 (\$)	每片晶圆芯片数	缺陷密度 (缺陷数/cm²)	良率 (%)	可生产芯片数 (片)	每芯片绑定成本 (\$)	绑定良率 (%)	封装良率 (%)	每片绑定晶圆的合格芯片数 (片)	总工艺成本 (\$)	每合格芯片成本 (\$)
5	25	16000	2694	0.052	99%	2659	5	85%	84%	2260	45295	20.04
7.1	50	16000	1319	0.052	97%	1286	5	85%	83%	1093	38430	35.16
9.5	90.25	16000	713	0.052	95%	681	5	85%	81%	578	35405	61.25
12.25	150	16000	417	0.052	93%	386	5	85%	79%	328	33930	103.45
15	225	16000	270	0.052	89%	240	5	85%	76%	204	32760	162.75
18	324	16000	181	0.052	85%	153	5	85%	72%	130	32200	252.04
21.5	462.25	16000	122	0.052	79%	96	5	85%	67%	82	32480	396.1
25	625	16000	86	0.052	73%	63	5	85%	62%	54	32315	598.43

表2： W2W良率和成本统计

高度/宽度 (mm)	面积 (mm²)	晶圆成本 (\$)	每片晶圆芯片数 (片)	缺陷密度 (缺陷数/cm²)	良率 (%)	每晶圆绑定步骤成本 (\$)	绑定良率 (%)	封装良率 (%)	每片绑定晶圆的合格芯片数 (片)	总工艺成本 (\$)	每合格芯片成本 (\$)
5	25	16000	2694	0.052	99%	50	95%	93%	2494	32050	12.85
7.1	50	16000	1319	0.052	97%	50	95%	90%	1190	32050	26.93
9.5	90.25	16000	713	0.052	95%	50	95%	87%	617	32050	51.94
12.25	150	16000	417	0.052	93%	50	95%	81%	339	32050	94.54
15	225	16000	270	0.052	89%	50	95%	75%	203	32050	157.88
18	324	16000	181	0.052	85%	50	95%	68%	123	32050	260.57
21.5	462.25	16000	122	0.052	79%	50	95%	59%	72	32050	445.14
25	625	16000	86	0.052	73%	50	95%	50%	44	32050	728.41

混合键合的主要应用是**3D堆叠(3D Stacking)**，例如**3D NAND，DRAM**，应用领域不断扩大。混合键合主要应用于存储和逻辑，现在3D NAND中得到广泛应用，正逐渐向更多领域扩展，包括DDR6+、SoIC等，Bonding过程依旧以W2W为主，在NAND应用中已成为其重要发展方向。在 CIS 应用中，混合键合已替代 TSV 互联，实现了占位面积、TSV 成本缩减与混合键合工艺成本间的盈亏平衡。

图6：混合键合主要细分应用

	Backside Illuminated Image Sensor	Memory				Logic		
		3D NAND Flash	HBM Stacks	DDR6+	Next Gen. Memory	SoC Partitioning		Scaling
Device Stack	Photo Diode + DRAM + Logic	NAND Block + Periphery	12+ layer stacking	Peri under DRAM	Peri on MRAM, FeRAM, PCM	SoIC	SRAM + Logic	Backside PDN (5nm node)
Bonding Process	W2W	W2W	W2W and/or D2W	W2W	W2W	W2W an/or D2W	W2W	W2W
	hybrid	hybrid	hybrid	fusion	fusion & hybrid	hybrid	hybrid	fusion
Pitch	2µm → 1µm	2µm → 1µm	5µm → 3µm	2µm → <1µm	2µm → <1µm	9µm → 2µm	2µm	By scanner
Maturity	HVM	HVM	R&D	R&D	R&D	Ramp Up	Ramp Up	Ramp Up
Example	 Sony (System+)	 YMTC (System+)	 Xperi (ECTC2020)	 IMEC (PTW21)	 IMEC (PTW21)	 TSMC WoW SoIC	 IMEC Collaboration	 IMEC Collaboration

资料来源：EV Group，半导体行业观察，东兴证券研究所



Q2

混合键合的优势与挑战



极致互连密度与性能突破


混合键合可实现 $1\text{ }\mu\text{m}$ 以下的互连间距，相较传统凸块键合（ $20\text{ }\mu\text{m}$ 以上），单位面积的I/O接点数量提升千倍以上，这种高密度互连使芯片间数据传输带宽大幅提升。

工艺兼容性与成本优化潜力：

混合键合兼容现有晶圆级制造流程，可与TSV、微凸块等技术结合形成复合封装方案。

三维集成与异构设计灵活性

该技术支持逻辑芯片、存储芯片、传感器等不同功能单元的垂直堆叠，推动3D IC和Chiplet架构的发展。



资料来源：半导体行业观察，东兴证券研究所

良率问题：

晶圆与晶圆（或芯片与晶圆）之间的亚微米级对准是核心难点，良率将是最大的问题，任何一个芯片出现无法修复的缺陷都可能导致整个堆叠模组报废。

洁净度需求：

需要ISO3以上洁净等级，远大于传统ISO5标准，对生产环境要求大，台积电和英特尔正在迈向 ISO 2 或 ISO 1 级别。



表面光滑度需求：

在CMP阶段需要做到表面粗糙度 $< 0.1 \text{ nm}$ ；无金属残留、无微刮痕；热膨胀-退火过程完全协同；Hybrid Bonding 才能在量产中实现高良率 ($> 99.9\%$) 和低空洞率 ($< 0.01\%$)。

测试流程复杂：

使用微凸点技术，可以在焊接微凸点之前测试存储层，但如果改用混合键合技术，测试流程将变得非常困难



Q3

混合键合设备未来市场需求？




3.1 HBM5 20hi世代，三大主要HBM制造商已确定采用混合键合技术

HBM5 20hi时代押注混合键合，堆叠高度远超12hi时期微凸块技术的上限。在 HBM4E 技术中，12hi 阶段的堆叠仍以微凸块技术为主流，因其工艺成熟度与成本优势显著。即便进入 16hi 阶段，部分企业开始评估混合键合技术，但尚未形成强制应用趋势。

在HBM5 20hi世代，三大主要HBM制造商（三星、美光、SK海力士）已确定采用混合键合技术。HBM5旨在满足未来人工智能和高性能计算的极端需求，根据JEDEC标准，775 μm 的模块高度限制要求芯片厚度和间隙进一步压缩。在20hi堆叠中，微凸块技术由于其14.5 μm 的凸块高度难以控制高度和翘曲问题，而混合键合技术凭借其无间隙结构成为必然选择。随着HBM4/5占比逐渐迎来放量，混合键合需求有望迎来放量。

图7:HBM4和HBM5占比逐步迎来放量




3.2 台积电：SoIC采用混合键合技术，预计2026年产量翻倍

SoIC (System on Integrated Chips) 集成片上系统是台积电最新的先进封装技术，采用混合键合的方式组装到一起。该技术最鲜明的特点是没有凸点 (no-Bump) 的键合结构，因此具有有更高的集成密度和更佳的性能。SoIC是将多个芯片采用混合键合的方式组装到一起，体积和性能上达到了单颗SoC同等的指标。对比SoC和SoIC，SoIC相对SoC至少有两个优势 (1) 异构集成 (2) 更高的功能密度。SoIC-1, SoIC-2, SoIC-3可以采用不同的工艺节点生产，然后通过混合键合组装，支持异构集成，因此具有更高的灵活性。此外，SoIC具备更多的晶体管层，SoC具有一个晶体管层，而SoIC具有两个晶体管层，在同样的工艺条件下，SoIC相比同体积SoC的具有两倍的晶体管数量，因此其功能密度也为SoC的两倍。随着堆叠层数的增多，这种优势会更加明显。

台积电等厂商加快先进封装产能扩张。台积电AP7工厂旨在提高SoIC技术产量，原定于2025年底进行设备安装，提前至2025年8月，2025年SoIC产量翻番至1万片，并且预计在2026年再翻一番。

图8:SoC与SOIC的对比



3.3 全球范围内接近1000亿美元的投资用于建设先进封装



表3:全球范围内约有1000亿美元的投资正在进行中或已规划，用于建设新的先进封装


封装工厂项目	启动年份	成本 (十亿美元)	状态	封装工厂项目	启动年份	成本 (十亿美元)	状态
TSMC AP7 CoWoS - 苗栗, 台湾	2024	15	进行中	矽品精密 - 彰化 & 云林, 台湾	2025	3.3	进行中
TSMC AP - 亚利桑那州, 美国	2025	~10.0	计划中	矽品精密 P1 - 檳城, 马来西亚	2024	1.3	进行中
TSMC AP8 CoWoS - 台南, 台湾	2024	7.7	进行中	矽品精密 - 后里厂, 斗六厂, 台湾	2024	0.1	进行中
Intel - 檳城, 马来西亚	2022	7.1	已暂停	硅盒 - 意大利	2024	3.6	计划中
Intel - 弗罗茨瓦夫西, 波兰	2023	4.6	已暂停	塔塔半导体封测 - 阿萨姆邦, 印度	2024	3.2	计划中
Intel - Fab 11x - 新墨西哥州, 美国	2021	4	产能提升中	安靠科技 - 亚利桑那州, 美国	2024	2	计划中
Intel - 成都, 中国	2025	0.3	计划中	盛合晶微 AP - 江阴, 中国	2023	1.4	进行中
SK Hynix HBM - 印第安纳州, 美国	2024	3.9	计划中	长电科技 WLP - 江苏, 中国	2024	1.4	进行中
SK Hynix M13 扩产 - 韩国	2024	1	进行中	华天科技 AP - 南京, 中国	2024	1.4	进行中
Samsung - 瑞山, 韩国	2024	8.1	计划中	通富微电 AP - 桐乡, 中国	2024	1	进行中
Samsung - 德克萨斯州, 美国	2024	4	计划中	韩亚美光 - 越南	2025	1	计划中
Micron - 新加坡	2025	7	计划中	格罗方德 AP - 纽约州, 美国	2025	0.6	计划中
Micron - 古吉拉特邦, 印度	2023	2.8	进行中	安靠科技 - AICEP - 葡萄牙	2024	0.4	进行中
Micron - 西安, 中国	2023	0.6	进行中	富士康 - 欧洲	2025	0.3	计划中
STMicro - 卡塔尼亚, 意大利	2024	5	计划中	长电科技(汽车电子) - 上海, 中国	2023	0.2	进行中

资料来源: BESI, 东兴证券研究所

3.4 市场规模呈蓬勃发展态势

根据 BESI 预测，到2030年，全球已安装的混合键合（Hybrid Bonding）系统累计数量将达到960至2000台，呈现出明确的增长趋势。整体来看混合键合在以下领域有望迎来放量：（1）逻辑芯片已得到行业确认：AMD、英特尔按计划推进；博通已在其定制AI芯片中采用；高端PC/笔记本CPU预计在2025年底前采用；众多AI设备厂商正在开发中。（2）存储芯片与共封装光学已得到行业确认：所有领先厂商都在为HBM4评估混合键合和热压键合技术；首款混合键合的HBM4e 16高堆叠产品将于2026年问世；未来的HBM5可能仅采用混合键合；共封装光学器件正从潜在可能变为现实。（3）新兴应用趋势正在变得具体：包括智能眼镜采用直接晶圆键合、微型显示器、传感器以及智能手机等潜在应用。

图9:混合键合的市场增长潜力巨大(以安装套数计)



资料来源：BESI，东兴证券研究所

3.5 全球混合键合设备市场

全球混合键合设备市场规模预计到2030年总额将超过6亿美元，中国市场有望超4亿美元，伴随半导体设备市场同步扩张将进一步提高。


根据 MRFR 数据显示，2024 年半导体键合市场规模估计为 7.6548 亿美元。预计半导体键合行业将从 2025 年的 7.8929 亿美元增长到 2035 年的 10.7212 亿美元，在 2025 年至 2035 年的预测期内，复合年增长率 (CAGR) 为 3.11%。全球混合键合技术市场预计将从2023年的1.2349亿美元增长至2030年的6.1842亿美元，年复合增长率（CAGR）为24.7%。其中，亚太地区的市场增长尤为显著，预计从2023年的8140万美元增长至2030年的4.2472亿美元，CAGR为26.05%。

根据 SEMI 统计，2024 年全球半导体设备销售额达到 1,171 亿美元，相较 2023 年的 1,063 亿美元增长 10%，并持续保持增长态势，预计 2025 年销售额将达到 1,215 亿美元，2026 年预计达到 1,394 亿美元的新高。2024 年中国大陆半导体设备销售额达到 496 亿美元，同比增长 35%，连续第五年成为全球最大半导体设备市场。伴随着半导体设备规模逐步扩大，以及自主可控下国产半导体设备厂商的快速崛起，整个行业有望迎来快速增长期。

图10：2024 年半导体键合市场规模估计为 7.6548 亿美元


Semiconductor Bonding Market

半导体键合市场



资料来源：半导体产业研究、Market Research Future

图11：2024全球半导体设备销售额达1171亿美元



更多免费行业报告

并购家

www.ipoipo.cn



Q4

海内外及中国大陆主要有哪些企业参与？




4.1. 混合键合核心设备厂商时间线

整体来看，海外设备厂商起步较早，在混合键合设备领域，长期由EUV、Besi等国际巨头主导市场格局，直到2023年发布D2W（芯片到晶圆）混合键合设备的艾科瑞思(ACCURACY)；2024年发布W2W（晶圆到晶圆）混合键合设备的拓荆科技(Piotech)，这一进展反应中国半导体设备产业在高端封装领域实现技术突破，逐步具备与国际厂商同台竞技的实力。

时间线 - Hybrid Bonding

核心设备厂商梳理



荷兰BESI占据绝对龙头地位。全球混合键合设备市场的主要生产商包括EV Group、SUSS MicroTec、Tokyo Electron、Applied Microengineering、Nidec Machine Tool、Ayumi Industry、Bondtech、Aimechatec等国外知名品牌，BESI是该领域的龙头，2023市占率高达67%，全球前五大厂商占有大约86%的市场份额，2024年约占70%。其设备广泛应用于3DIC、MEMS和先进封装等领域，尤其在高端市场具有显著优势。

图11：2023年混合键合设备市场BESI为绝对龙头





图12：2024年全球键合设备生产商市场排名及市场占有率



资料来源：华经产业研究院、东兴证券研究所

4.3 海外键合设备厂商进展



表4：海外键合设备厂商进展

企业名称	所属国家	成立时间	布局情况
BESI	荷兰	1995年	公司在固晶/键合机领域主要围绕先进封装设备进行布局。先进封装固晶/键合机方面，BESI可以提供多模块固晶机、倒装键合机、混合键合机在内的多种晶圆键合设备。多模块固晶机主要用于功率模组、摄像头模组等不同模块的互连，Datacon 2200系列产品可以做到组装精确度3微米、产能效率7000 UPH；倒装键合机Datacon 8800 FC Quantum系列运用回流焊技术，组装精确度达到5微米，产能效率较高，可以实现最高10000 UPH；热压键合机Datacon 8800 TC系列主要用于TSV工艺之中，目前可以做到2微米的精确度和1000 UPH的产能效率；混合键合机8800 Ultra Accurate Chip to Wafer Hybrid Bonder运用混合键合技术，精确度可以到达0.2微米 以上，产能效率在1500UPH左右。在2025年的IEEE混合键合研讨会上，Besi 详细介绍了其 8800 CHAMEO ultra plus AC 键合机，该设备当前可实现 <200nm 的放置精度，并计划将精度进一步提升至 <50nm，同时支持2000片/小时的高速键合。截至2025年，Besi的混合键合设备累计订单已超过100套，客户包括台积电、英特尔、三星等巨头，用于AI芯片、HBM和Chiplet的集成。其混合键合设备在2024年已实现100纳米精度，并计划在2025年底突破50纳米精度。
ASMPT	荷兰	1975年	键合机方面，ASMPT主要可以提供引线键合 机、倒装键合机、热压键合机和混合键合机，同时满足下游客户传统封装和先进封 装的需求。引线键合机包括AERO和HERCULES系列，分别可以进行铜线键合和铝 线键合；倒装键合机包括AD8312FC和NUCLEUS系列，可以支持低引脚数的倒装封 装及扇出型工艺需 求；热压键合机包括FIREBIRD TCB系列，主要用于异构集成的 芯片2D、2.5D及3D封装，已经实现有超过250台在下游客户工厂参与量产；混合键 合机包括LITHOBOLT系列，主要支持D2W混合键合工艺。公司在2024年第三季度向逻辑芯片客户交付了首台混合键合设备，并已获得用于下一代HBM的应用订单， 预计于2025年交付。
EV Group	奥地利	1980年	键合机方面，EVG可以提供满足科研和批量生产的解决方案。EVG公司提供的键合 机品种多样，包括适合阳极键合、共晶键合、金属扩散键合、直接键合、 聚合物键 合、熔融与混合键合和瞬时液相键合的小批量、半自动晶圆键合解决方案，如 EVG510、EVG520、EVG540晶圆键合系统等；还提供可以实现全自 动、大批量、满足3D异构集成高对准精度生产的晶圆键合解决方案，如EVG560、EVG GEMINI、EVGCombond、EVG Bondscale等晶圆键合系统；还有 用于扇出封装、晶圆减薄、 3D堆叠、晶圆键合的临时键合和晶圆解键合解决方案，如EVG850、EVG850TB、 EVG850LT等晶圆临时键合与解键合系统等各 类有关键合工艺设备。混合键合D2W领域，公司是行业领先探索者之一。2021年3月，EVG推出了行业首 部用于晶片到晶圆（D2W）键合应用的商用混合键 合活化与清洁系统——EVG 320 D2W晶片准备与活化系统。EVG 320 D2W集成了D2W键合需要的所有关键预处理 模块，包括清洁、电浆活化、晶片调准 检定以及其他必要的模块，既可作为独立系统 运行，也可与第三方拾放式晶片键合系统相集成。通过和ASMPT在D2W领域的深入 合作，EVG相关设备技术 能力也得到了大幅提升，2022年7月，EVG宣布公司在芯 片到晶圆（D2W）熔融与混合键合领域取得重大突破，EVG在单次转移过程中使用 GEMINI®FB自 动混合键合系统，在完整3D片上系统（SoC）中对不同尺寸芯片实施 无空洞键合，良率达到100%。2025年9月，EVG发布了业界首款专用于芯片-晶圆键合 的套刻精度量测系统——EVG®40 D2W。该系统能在300毫米晶圆上实现100%芯片的套刻精度测量，吞吐量比前代基准机型提升高达15倍，显著提升了大 规模量产（HVM）的工艺控制水平和良率。
SUSS	新加坡	1964年	键合机领域，SUSS主要提供全自动和半自动晶圆片键合系统。半自动晶圆键合机方 面，SUSS晶圆键合系统主要包括XB8、SB6/8Gen2、DB12T和LD12系统 适用于 8英寸和12英寸晶圆片的键合，主要用以科研与测试用途。全自动晶圆键合机方面， SUSS主要包括XBS200（8英寸）、XBS300（12英寸混合键合）、 XBS300（12英 寸临时键合机）和XBC300Gen2（解键合与清洗机）等系统。SUSS XBS 300平台可以用于8英寸和12英寸的混合键合/热压键合。XBS 300平 台 拥有高度的模块化设计来实现极大的配置灵活性。通过更换对应模块，XBS 300可 以提供热压键合和混合键合两种键合工艺。新型XBS300混合键合平台 可用于HBM 和3D SOC等要求极其严苛的混合键合工艺，满足D2W（芯片到晶圆）和W2W（晶 圆到晶圆）两种加工需求，同时还拥有行业领先的100nm精 准度。

资料来源：观研天下、Besi、EV Group、半导体产业纵横、东兴证券研究所

4.4 中国混合键合设备市场



中国混合键合设备市场逐步兴起，混合键合设备实现量产。近年来，先进封装产业在我国快速增长,先进封装相关设备国产化率仍低。根据睿工业（MIR DATABANK）数据及预测，2021 年键合机国产化率仅为 3%，并预计 2025 年有望达到 10%。我国混合键合设备市场正逐步兴起，拓荆科技、迈为股份等企业纷纷布局混合键合设备领域。国产厂商持续发力，在关键技术上取得逐步突破，有望在未来几年显著提升市场份额。拓荆科技已推出国产首台量产级混合键合设备Dione 300和表面预处理设备Pollux，其W2W/D2W产品已获得重复订单。迈为股份开发的混合键合设备对准精度达到±100nm，目标进一步突破至±50nm，已进入国内龙头客户打样阶段。百傲化学旗下芯慧联也有2台D2W/W2W混合键合设备出货，标志着国产设备开始进入产业化验证阶段。

表5：中国国产厂商局混合键合设备布局进展

公司名称	键合设备类型	产品	简介
艾科瑞思	混合键合机	纳米级高精度混合键合机 8800	麒芯 8800 是芯片到晶圆混合键合工艺中的国产关键装备，键合精度为 500nm，为 2.5D 封装、3D 封装、Chiplet 等先进封装工艺提供支持
华卓精科	混合键合机	HBS 系列全自动晶圆混合键合系统	在超精密测控技术的基础上开发了 HBS 系列全自动晶圆混合键合系统，对准精度为 200nm，能在室温下完成直接键合
拓荆科技	混合键合机	晶圆键合产品（Dione300）	截止 2023 年 10 月，公司是国内唯一一家在集成电路领域量产的混合键合设备厂商。晶圆对晶圆键合产品（Dione300）已实现量产，并获得复购订单，芯片对晶圆键合表面预处理产品（Pollux）已出货至客户端验证
迈为股份	热压 / 混合键合机	MX – 11D1 晶圆熔融键合设备	MX – 11D1 用于 300mm 晶圆级熔融 / 混合键合工艺，集成了 EFEM、等离子表面处理、表面亲水处理、高精度晶圆对准 / 键合、对准偏移红外量测、机械解键合等工艺单元，适用于 CIS，3DNAND，DRAM，MicroLED 等。设备拥有：整机模块化设计，方便安装调试和维护；配备高精度主动找平机构，稳定性好；超高精度微动 / 宏动台，Resolution<2nm；内环境达 Class1 等级；成熟的软件框架，UI 设计简洁，逻辑清晰，功能丰富；关键部件自制，如气浮块，柔性铰链，微动 / 宏动运动台

资料来源：华经产业研究院、东兴证券研究所

4.5 拓荆科技（688071.SH）—国内混合键合设备开拓先锋




拓荆科技是中国大陆混合设备领导者，打造首台量产级混合键合设备。已推出晶圆对晶圆（W2W）键合设备Dione 300和芯片对晶圆（C2W）键合前表面预处理设备Propus，其中Dione 300为国产首台量产级混合键合设备，性能和产能指标达国际领先水平，已通过客户验证并获复购订单，Propus设备通过验证并实现产业化应用。

公司积极布局并成功进军高端半导体设备的前沿技术领域，在应用于三维集成领域的先进键合设备及配套量检测设备方面，公司晶圆对晶圆混合键合设备、芯片对晶圆键合前表面预处理设备获得重复订单并扩大产业化应用，同时，公司自主研发并推出了新产品晶圆对晶圆熔融键合设备、芯片对晶圆混合键合设备、键合套准精度量测设备及键合强度检测设备，致力于为三维集成领域提供全面的技术解决方案。


拓荆科技2024年营业收入41.03亿元，相较于上年同比增长51.7%。2025上半年公司实现营业收入19.5亿元，同比增长54.25%，归母净利润0.94亿元，同比降低 26.96%，受2025年第一季度确认收入的新产品、新工艺的设备在客户验证过程成本较高，毛利率较低。第二季度实现归属于上市公司股东的净利润 2.41亿元，同比增长 103.37%，主要得益于新产品验证机台完成技术导入并实现量产突破和持续优化即营运效率提升。

图13：2025H1拓荆科技实现营业收入19.5亿元



资料来源：同花顺，东兴证券研究所

图14：拓荆科技2025H1实现归母净利润0.94亿元



4.5 拓荆科技（688071.SH）—国内混合键合设备开拓先锋

大基金三期成立后首个产业项目瞄准三维集成设备领域。大基金（国家集成电路产业投资基金）三期的其子基金国投新集以不超过4.5亿元认缴拓荆键科新增注册资本192.1574万元。本次交易完成后，国投集新对拓荆键科的出资额占本次增资后拓荆键科注册资本的比例约12.7137%。

拓荆键科为公司控股子公司，主要聚焦应用于三维集成领域先进键合设备（包括混合键合、熔融键合设备）及配套使用的量检测设备（以下统称“三维集成设备”）的研发与产业化应用。大基金三期将混合键合设备作为重点投资方向，旨在突破海外垄断，构建国产化设备供应链。拓荆键科作为国内混合键合设备领军企业，获大基金三期注资后加速技术研发与产业化，有望填补国内在该领域的空白，为我国先进封装与3D集成技术发展提供关键支撑。

图15：在三维集成领域的公司主要应用图示




图16：拓荆科技D2W和W2W系列产品




4.6 百傲化学（603360.SH）——控股芯慧联，参股芯慧联新

芯慧联是百傲化学控股子公司，致力于半导体设备的研发、生产和销售，同时提供相关的技术支持和售后服务。目前已形成涵盖黄光制程设备、湿法清洗设备、半导体产线用自动化设备、半导体设备综合化服务、关键零部件及耗材、电镀金设备 6 大业务板块，主要服务于集成电路、功率半导体、化合物半导体、新型显示、功率器件、微机电系统(MEMS)等细分领域。公司目前参股芯慧联新，其中芯慧联芯负责混合键合业务。

芯慧联芯（江苏）科技有限公司是一家提供三维集成技术解决方案的高科技企业。公司主营半导体先进键合设备（W2W/D2W Fusion/Hybrid Bonder）及相关量检测、解键合等附属设备在内的键合工艺流程全套业务。其新推出的首台D2W混合键合设备SIRIUS RT300与W2W设备CANOPUS RT300，填补国内空白，设备精度达国际先进水准。


半导体业务基于长期战略规划，**2025H1公司半导体业务实现营收3.35亿元**。2025年上半年公司实现营业收入7.49亿元，同比增长28.42%，归母净利润0.92亿元，同比下降44.22%，主要得益于半导体业务的长期战略规划，2025H1半导体业务（芯慧联）实现营收3.35亿元，净利润0.58亿元，但化工业务受外部环境挑战加剧、市场需求疲软、价格持续低迷等因素影响，盈利能力持续承压。

图17：2025H1百傲化学实现营业收入7.49亿元



资料来源：同花顺，东兴证券研究所

图18：百傲化学2025H1实现归母净利润0.92亿



资料来源：同花顺，东兴证券研究所

4.6 百傲化学（603360.SH）—半导体业务初布局

芯慧联芯携先进键合设备（W2W/D2W Hybrid Bonder）及相关量测、解键合设备参展CSEAC 2025。

2025年9月4日至6日，第十三届中国半导体设备与核心部件及材料展（CSEAC 2025）在无锡太湖国际博览中心成功举行，这是我国半导体设备与核心部件及材料领域最具知名度的年度性展会，致力于为全球半导体产业链企业搭建创新成果展示平台、前沿技术共享平台与深度合作对接平台。芯慧联芯携先进键合设备（W2W/D2W Hybrid Bonder）及相关量测、解键合设备参展CSEAC 2025。

W2W混合键合设备中，芯慧联芯CANOPUS系列混合键合设备关键性能指标跻身行业一流水平，支持预对准、实时对准、活化、清洗、检测、解键合等多模块一体化集成。D2W混合键合设备中，SIRIUS系列混合键合设备关键性能指标跻身行业一流水平，支持预对准、实时对准、活化、清洗、解胶、检测等多模块一体化集成。

图19：芯慧联芯参展现场



资料来源：WSTC芯慧联芯，东兴证券研究所

图20：芯慧联SIRIUS系列混合键合设备



资料来源：WSTC芯慧联芯，东兴证券研究所

4.7 迈为股份（300751.SZ）—半导体业务快速增长




迈为股份以太阳能电池起家，立足真空、激光、精密装备三大关键技术平台积极拓展新领域，相继研制显示面板核心设备、半导体封装核心设备。公司聚焦半导体泛切割、2.5D/3D 先进封装，提供封装工艺整体解决方案。率先实现了半导体晶圆开槽、切割、研磨、减薄、键合等装备的国产化。

公司聚焦高精密气浮平台、高功率高效率激光、SLM空间光调制等关键技术攻关，作为行业内首创“磨划+键合整体解决方案”的设备供应商，可提供封装成套工艺设备方案。自主研发的国内首台干抛式晶圆研抛一体设备进展关键，在存储器封装企业的工艺验证已近尾声即将量产；同时已成功开发晶圆混合键合、晶圆临时键合、D2W TCB键合等设备，持续提升产品精度、稳定性、可靠性与智能化水平，已交付多家客户。


半导体业务快速增长，2025H1同比增长496.9%。 2025年上半年实现营业收入42.13亿元，同比下降13.28%，归母净利润3.94亿元，同比下降14.59%。其中半导体及显示业务实现营收1.27亿元，同比提升496.9%。

图21：公司2025H1实现营收42.13亿元



资料来源：同花顺，东兴证券研究所

图22：公司2025H1实现归母净利润3.94亿元



资料来源：同花顺，东兴证券研究所

4.7 迈为股份（300751.SZ）—半导体业务快速增长

迈为股份引领国产键合设备进入产业化。2025月7日首台交付之后，迈为技术自主研发的全自动晶圆级混合键合设备于2025年7月顺利完成新一轮批量交付，标志着国产品晶圆键合设备正式进入产业化阶段。

公司12英寸晶圆混合键合设备用于12 inch 晶圆级熔融/混合键合工艺，集成了EFEM、等离子表面处理、表面亲水处理、高精度晶圆对准/键合、对准偏移红外量测、机械解键合等工艺单元。多位客户评价迈为技术混合键合设备的精度、稳定性、维护便利性均达到国际同类水平，综合成本更具优势。

图23：迈为提供D2W与W2W种解决方案

>>> 两种键合方式迈为均为客户提供解决方案，满足不同客户需求 <<<		
键合方式	Die to Wafer	Wafer to Wafer
主流尺寸	8寸/12寸热压键合、混合键合	8寸/12寸热压键合、混合键合
适应产品	HBM、DRAM、3D NAND、GPU	CMOS、CIS、3D NAND、HPC
方案特点	高温键合对应精度要求高（±1um） 单台产能低，工艺制程要求高	对晶圆良率要求高、适用于小尺寸芯片 混合键合对键合精度、配套工艺成熟度高
优势	键合前良品可选 倒装Flip-Chip工艺成熟	生产效率高、良率高
劣势	产能低 洁净度等工艺要求高	要求芯片大小相同 设备单价高、不适合大尺寸芯片

图24：迈为12英寸晶圆混合键合设备



资料来源：第三代半导体产业，东兴证券研究所



Q5

**BESI如何成为AI驱动下混合键合技术范式转换
的核心受益者？**



5.1 BESI产品：先进封装领域覆盖广，混合键合布局长久

BESI在混合键合领域布局长久，目前已成为行业领导者，其市场占有率高达67%。

公司在固晶/键合机领域主要围绕先进封装设备进行布局，产品组合涵盖从传统的2D封装到尖端的2.5D和3D封装技术。先进封装固晶/键合机方面，BESI可以提供多模块固晶机、倒装键合机、混合键合机在内的多种晶圆键合设备。多模块固晶机主要用于功率模组、摄像头模组等不同模块的互连，Datacon 2200系列产品可以做到组装精确度3微米、产能效率7000 UPH；倒装键合机Datacon 8800 FC Quantum系列运用回流焊技术，组装精确度达到5微米，产能效率较高，可以实现最高10000 UPH；热压键合机Datacon 8800 TC系列主要用于TSV工艺之中，目前可以做到2微米的精确度和1000 UPH的产能效率；混合键合机8800 Ultra Accurate Chip to Wafer Hybrid Bonder运用混合键合技术，精准度可以到达0.2微米以上，产能效率在1500UPH左右。

2024年，BESI营业收入6.075亿欧元，同比增长4.9%，先进封装毛利率为65.2%，同比增加0.3pct。2024年的增长主要来自于高能性能驱动下对于混和键合以及光子学需求的增长。

图25：BESI主营业务范围

Assembly Process					
Dicing	Die Attach	Wire Bond	Packaging	Plating	
	✓		✓	✓	Leadframe Assembly
	✓		✓		Substrate Wire Bond Assembly
	✓		✓		Substrate Flip Chip Assembly/TCB
	✓		✓		Wafer Level Packaging Hybrid, EMIB, TCB, Flip chip, FOWLP


资料来源：公司官网，东兴证券研究所

5.2 BESI 技术：混合键合为下一代先进封装方案

混合键合为下一代先进封装方案。随着封装需求持续提升，键合技术正以 “更小互联距离” 为核心方向，旨在实现更快的信号传输速度。从技术演进路径来看，封装工艺已完成多轮升级：最初依托引线框架，逐步发展至倒装键合（FC）、热压键合（TCP）、扇出封装（Fan-out），再到当前的混合键合（Hybrid Bonding），每一步迭代均围绕 “集成更多 I/O 接口、实现更薄封装厚度” 展开，最终满足复杂芯片的功能承载需求，同时适配移动设备的轻薄化趋势。在最新的混合键合技术加持下，键合性能实现跨越式提升：互联密度从传统的 5-10 I/O/mm² 跃升至 10k+ I/O/mm²，键合精度从 20-10 μm 精进至 0.5-0.1 μm，而单位比特能耗（能量 / Bit）则进一步降至 0.05pJ/Bit，全方位突破传统技术瓶颈。

根据Besi披露的产品路线图，不同键合技术的性能边界与优势清晰可见：热压键合（TCB）的连接点间距最低可达到10 μm左右；而铜-铜混合键合技术性能更优，不仅能实现20 μm以下的连接点间距，还可将连接点密度提升至每平方毫米10000个，在此技术加持下，封装性能将呈现指数级增长。

图26：BESI产品路线图



资料来源：BESI官网，东兴证券研究所

5.3 BESI研发合作：半导体设备公司相互合作模式

Besi与应用材料（AMAT）强强联合。2025年4月，AMAT公司宣布购入BESI 9%的流通股，成为其最大股东。其实此前双方自2020年10月份就开始合作，共同开发了业内首个用于基于晶圆的混合键合的全集成设备解决方案，开启了半导体前道封装设备公司和后道封装设备公司合作的先河。总的来说，AMAT和Besi的合作正在引领D2W混合键合技术的前沿发展，为电子封装领域带来更多机遇与挑战。

半导体设备公司相互合作，在高尖端设备领域进行突破，证明了这种研发模式的可行性。在此之前，半导体设备公司ASMPT也在和EVG合作，共同开发用于3D-IC/异构集成应用的晶片到晶圆混合键合解决方案。两家公司都是各自领域的领导者，EV集团（EVG）拥有用于晶片到晶圆混合键合的晶片准备技术和前端清洁技术，ASMPT则拥有超薄晶片超高精度键合技术。

图27：BESI与AMAT的合作加速行业进程

Applied + Besi | Accelerating Adoption of D2W Hybrid Bonding



- Front & Back End Process & Equipment Expertise
- Market Leader in Advanced Wafer Level Packaging
- Dedicated Packaging Development Center in Singapore
- Assembly Equipment Process Expertise
- Market Leader in Hybrid Bonding Systems

资料来源：南北芯闻，东兴证券研究所

5.4 BESI产品：混合键合设备- Datacon 8800 CHAMEO ultra plus AC

BESI提供高水平混合键合设备。BESI的混合键合设备Datacon 8800 CHAMEO ultra plus AC为下一代先进封装和高端模块提供高吞吐量下的超高精度。设备通过与高分辨率相机相结合的创新光学解决方案，实现最高的放置精度；通过原位红外检查能力提高产量和吞吐量，无需卸载材料即可立即反馈放置精度；具备多芯片处理和集成工具，实现完全自动化。

在规格上， Datacon 8800 CHAMEO ultra plus AC精准度达100 nm @ 3 sigma alignment worst corner GOG，工作环境为ISO3，吞吐量达2000CPH，原料处理上选用12英寸基板晶圆（基板晶圆厚度0.5-2.0毫米）。面向的是 200 nm 级对准精度、1 μm 级互连间距的混合键合需求，同时具备 每小时最高 2000 颗裸片的处理能力，这类指标表明，混合键合正在从“实验室级别的极限工艺”，逐步向可复制、可放大的制造工艺转变。

图28： Datacon 8800 CHAMEO ultra plus AC



图29： Datacon 8800 CHAMEO ultra plus AC参数

Key features	Specifications
Specifications	
System	
Accuracy	100 nm @ 3 sigma alignment worst corner GOG
Accuracy self check	Single BMC kit
Cleanliness	ISO3 in working area
Throughput	Up to 2,000 CPH (dry cycle)
Material handling	
Substrate wafer (through EPDM)	12" wafer
Substrate wafer thickness	0.5 - 2.0 mm
Component supply	
Wafer handling	12" film frame or 12" wafer carrier (silicon or glass carrier)
Die size	0.5 x 0.5 mm up to 33 x 26 mm
Die thickness	25 μm up to 800 μm
Die ejection methods	Needle, Multi Stage, UV on request

资料来源：BESI官网，东兴证券研究所


资料来源：BESI官网，东兴证券研究所

5.5 BESI在手订单趋势：AI相关计算应用的订单增涨迅速




Besi目前的新增订单趋势极为强劲，AI相关计算应用的订单增涨迅速。2025年第三季度（Q3-25）新增订单额环比大幅增长36.5%（+4660万欧元），相较于去年同期（Q3-24），新增订单也增长了15.1%。新增订单的强劲增长主要来自：亚洲外包半导体封装和测试公司对用于2.5D数据中心和光子学应用的设备需求出现“显著增加”。其中人工智能（AI）相关的计算应用订单也在增加。从年度累计（YTD）数据看，虽然总收入和总订单同比均有约6.5%的下滑，AI相关计算应用的订单增长部分抵消了移动业务的疲软。当前是一场由技术范式转换（AI硬件升级）驱动的结构性的调整。资本开支正从传统领域快速流向AI基础设施相关的尖端制造环节。

图30： Besi2024-2025季度在手订单及利润 （单位：百万欧元）



资料来源：BESI官网，东兴证券研究所

图31： Besi 2024-2025在手订单及利润 （单位：百万欧元）



资料来源：BESI官网，东兴证券研究所

通过借鉴Besi公司的成长之路，希望对于国内混合键合设备行业有一定借鉴作用，我们认为：①先进封装行业迅速发展，Besi对先进封装设备进行深而广布局，产品组合涵盖从传统的2D封装到尖端的2.5D和3D封装技术，持续地进行技术攻坚与精益化管理至关重要；②积极开展战略合作与生态共建，其中与应用材料（AMAT）的联盟是典范，共同开发全集成混合键合解决方案。这种合作实现了共赢，突破了单一公司能力的边界。

投资建议：

混合键合（Hybrid Bonding）技术是后摩尔时代突破算力瓶颈的关键使能技术，其需求正由AI/HPC（高性能计算）和HBM（高带宽内存）的爆发式增长强力驱动。当前市场由海外龙头主导，但国产替代机遇明确。受益标的：拓荆科技、百傲化学、迈为股份等。

- ❁ 下游需求放缓
- ❁ 技术导入不及预期
- ❁ 客户导入不及预期
- ❁ 地缘政治风险

分析师简介

刘航

复旦大学工学硕士，2022年6月加入东兴证券研究所，现任电子行业首席分析师。曾就职于Foundry厂、研究所和券商资管，分别担任工艺集成工程师、研究员和投资经理。证书编号：S1480522060001。

研究助理简介

李科融

电子行业研究助理，曼彻斯特大学金融硕士，2024年加入东兴证券研究所，主要覆盖半导体、面板等板块。

分析师承诺

负责本研究报告全部或部分内容的每一位证券分析师，在此申明，本报告的观点、逻辑和论据均为分析师本人研究成果，引用的相关信息和文字均已注明出处。本报告依据公开的信息来源，力求清晰、准确地反映分析师本人的研究观点。本人薪酬的任何部分过去不曾与、现在不与、未来也将不会与本报告中的具体推荐或观点直接或间接相关。

风险提示

本证券研究报告所载的信息、观点、结论等内容仅供投资者决策参考。在任何情况下，本公司证券研究报告均不构成对任何机构和个人的投资建议，市场有风险，投资者在决定投资前，务必要审慎。投资者应自主作出投资决策，自行承担投资风险。

免责声明

本研究报告由东兴证券股份有限公司研究所撰写，东兴证券股份有限公司是具有合法证券投资咨询业务资格的机构。本研究报告中所引用信息均来源于公开资料，我公司对这些信息的准确性和完整性不作任何保证，也不保证所包含的信息和建议不会发生任何变更。我们已力求报告内容的客观、公正，但文中的观点、结论和建议仅供参考，报告中的信息或意见并不构成所述证券的买卖出价或征价，投资者据此做出的任何投资决策与本公司和作者无关。

我公司及报告作者在自身所知情的范围内，与本报告所评价或推荐的证券或投资标的不存在法律禁止的利害关系。在法律许可的情况下，我公司及其所属关联机构可能会持有报告中提到的公司所发行的证券头寸并进行交易，也可能为这些公司提供或者争取提供投资银行、财务顾问或者金融产品等相关服务。本报告版权仅为我公司所有，未经书面许可，任何机构和个人不得以任何形式翻版、复制和发布。如引用、刊发，需注明出处为东兴证券研究所，且不得对本报告进行有悖原意的引用、删节和修改。

本研究报告仅供东兴证券股份有限公司客户和经本公司授权刊载机构的客户使用，未经授权私自刊载研究报告的机构以及其阅读和使用者应慎重使用报告、防止被误导，本公司不承担由于非授权机构私自刊发和非授权客户使用该报告所产生的相关风险和责任。

公司投资评级（A股市场基准为沪深300指数，香港市场基准为恒生指数，美国市场基准为标普500指数）：

以报告日后的6个月内，公司股价相对于同期市场基准指数的表现为标准定义：

强烈推荐：相对强于市场基准指数收益率15%以上；

推荐：相对强于市场基准指数收益率15%~15%之间；

中性：相对于市场基准指数收益率介于-5%~+5%之间；

回避：相对弱于市场基准指数收益率5%以上。

行业投资评级（A股市场基准为沪深300指数，香港市场基准为恒生指数，美国市场基准为标普500指数）：

以报告日后的6个月内，行业指数相对于同期市场基准指数的表现为标准定义：

看好：相对强于市场基准指数收益率5%以上；

中性：相对于市场基准指数收益率介于-5%~+5%之间；

看淡：相对弱于市场基准指数收益率5%以上。

感谢观看， 欢迎交流

东兴证券研究所

北京

西城区金融大街5号新盛大厦B座16层

邮编：100033

电话：010-66554070

传真：010-66554008

上海

虹口区杨树浦路248号瑞丰国际大厦23层

邮编：200082

电话：021-25102800

传真：021-25102881

深圳

福田区益田路6009号新世界中心46F

邮编：518038

电话：0755-83239601

传真：0755-23824526